Evaluación de la Confiabilidad de FPGAs

Roca, José Luis; Juliá, Ricardo Oscar; Serra, Ariel Miguel

Veuillez utiliser cette adresse pour citer ce document : http://repositoriocyt.unlam.edu.ar/handle/123456789/585

Affichage complet

Élément Dublin Core	Valeur	Langue
dc.rights.license	Licencia Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5 AR)	spa
dc.contributor	Roca, José Luís	spa
dc.creator	Roca, José Luis	spa
dc.creator	Juliá, Ricardo Oscar	spa
dc.creator	Serra, Ariel Miguel	spa
dc.date	2015	spa
dc.date.accessioned	2021-06-12T00:29:39Z	-
dc.date.available	2021-06-12T00:29:39Z	-
dc.identifier	https://ror.org/01bmj8t37	spa
dc.identifier.citation	Roca, J. L., Juliá, R. O., Serra, A. M. (2015). Evaluación de la Confiabilidad de FPGAs [Archivo PDF]. San Justo: Universidad Nacional de La Matanza. Recuperado de http://repositoriocyt.unlam.edu.ar/handle/123456789/585	spa
dc.identifier.uri	http://repositoriocyt.unlam.edu.ar/handle/123456789/585	spa
dc.description	Los beneficios que ha promovido el uso de las así denominadas FPGAs (del ingles “Field Programmable Gate Arrays”) ha dado lugar a un amplio espectro de utilización que va desde productos de consumo masivo a astronáutica. Esta diversidad exige de algún modo la necesidad de evaluar su comportamiento a lo largo del tiempo, esto es su confiabilidad, principalmente debido a su susceptibilidad a presentar errores de software o programación, debido a la alta densidad de celdas embebidas. La evaluación de la confiabilidad es un paso importante a la hora de diseñar sistemas altamente confiables, que se traduce en una fuerte ventaja competitiva en el mercado actual. Es así que el análisis de confiabilidad de circuitos digitales se esta convirtiendo en una característica importante en el proceso de diseño de sistemas de escala manométrica. Comprender las relaciones entre la estructura del circuito y su confiabilidad permite al diseñador implementar y de hecho, tomar alguna decisión que mejore el mismo diseño preliminar. El presente trabajo presenta un modelo probabilístico sobre estructuras lógicas propias de las FPGAs, esto es sobre los distintos CLBs (Complex Logic Blocks), usualmente constituidos LUTs (Look-up Tables) y Biestables (Flip-Flop) interconectados vía PSMs (Programmable Switch Matrix) y IOBs (Input-output Blocks). Tomando como base de evaluación, los modelos de circuitos lógicos propuestos en varias publicaciones (Reliability Evaluation of Logic Circuits”, Microelectronics & Reliability, Vol. 25, Nº 2, pp.257-260, Pergamon Press Ltd.) por el director del presente proyecto y ampliando estos conceptos a nivel de sistema, se propone investigar y analizar la posibilidad de utilizar esta metodología en la evaluación de la confiabilidad de las estructuras emergentes de la utilización de FPGAs en desarrollos electrónicos. Asimismo poner como objetivo analizar y estudiar la interrelación entre lenguajes de programación HDL (Hardware Description Language) y las estructuras emergentes de la modelización propuesta.	spa
dc.description	Fil: Roca, José Luis. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.	spa
dc.description	Fil: Juliá, Ricardo Oscar. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.	spa
dc.description	Fil: Serra, Ariel Miguel. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina.	spa
dc.format	application/pdf	spa
dc.format.extent	52 p.	spa
dc.language	spa	spa
dc.publisher	Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas	spa
dc.relation	info:eu-repo/grantAgreement/SPU/PROINCE/C-163/AR. Buenos Aires. San Justo/Evaluación de la Confiabilidad de FPGAs	spa
dc.rights	info:eu-repo/semantics/openAccess	spa
dc.rights	https://creativecommons.org/licenses/by-nc-sa/2.5/ar/	spa
dc.subject	ELECTRONICA	spa
dc.subject	DISPOSITIVOS ELECTRONICOS	spa
dc.subject.ddc	621.381	spa
dc.title	Evaluación de la Confiabilidad de FPGAs	spa
dc.type	info:eu-repo/semantics/report	spa
dc.type	info:ar-repo/semantics/informe técnico	spa
dc.type	info:eu-repo/semantics/acceptedVersion	spa
Collection(s) :	Investigaciones

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
Evaluación de la Confiabilidad de FPGAs.pdf		6.33 MB	Adobe PDF	Voir/Ouvrir

Affichage abbrégé