Por favor, use este identificador para citar o enlazar este ítem:
http://repositoriocyt.unlam.edu.ar/handle/123456789/2019Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.rights.license | Licencia Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5 AR) | spa |
| dc.contributor | Maidana, Carlos Eduardo | spa |
| dc.creator | Maidana, Carlos Eduardo | spa |
| dc.creator | Gho, Edgardo Alberto | spa |
| dc.creator | Hnatiuk, Jair Ezequiel | spa |
| dc.creator | Rodríguez, Carlos Alberto | spa |
| dc.creator | Fiter, Jorge Antonio | spa |
| dc.date | 2022 | spa |
| dc.date.accessioned | 2024-06-28T21:59:53Z | - |
| dc.date.available | 2024-06-28T21:59:53Z | - |
| dc.identifier.citation | Maidana. C. E., Gho, G. A., Hnatiuk, J. E., Rodríguez, C. A., Fiter, J. A. (2022). Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programable (Informe C2-ING-082). Universidad Nacional de La Matanza. http://repositoriocyt.unlam.edu.ar/handle/123456789/2019 | spa |
| dc.identifier.uri | http://repositoriocyt.unlam.edu.ar/handle/123456789/2019 | spa |
| dc.description | El presente proyecto tomó como base el conocimiento obtenido al diseñar RISC-Vp (VHDL), ya que este se pudo reimplementar como RISC-V2p (Verilog). Esta nueva versión tiene significativas mejoras, debido a que todas las instrucciones se resuelven en un tiempo fijo de cuatro ciclos. Esto deja abierta la posibilidad de implementar técnicas de pipelining sobre el mismo de ser necesario. El diseño no solo puede ser simulado con herramientas de lógica programable, como era el caso de RISC-Vp (VHDL), sino que puede ejecutarse sobre silicio. Los ensayos se realizaron sobre el kit de desarrollo Digilent ARTY A7-35. | spa |
| dc.description | Fil: Maidana, Carlos Eduardo. Universidad Nacional de La Matanza; Argentina. | spa |
| dc.description | Fil: Gho, Edgardo Alberto. Universidad Nacional de La Matanza; Argentina. | spa |
| dc.description | Fil: Hnatiuk, Jair Ezequiel. Universidad Nacional de La Matanza; Argentina. | spa |
| dc.description | Fil: Rodríguez, Carlos Alberto. Universidad Nacional de La Matanza; Argentina. | spa |
| dc.description | Fil: Fiter, Jorge Antonio. Universidad Nacional de La Matanza; Argentina. | spa |
| dc.format | application/pdf | spa |
| dc.format.extent | 106 p. | spa |
| dc.language | spa | spa |
| dc.publisher | Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas | spa |
| dc.relation | info:eu-repo/grantAgreement/UNLaM/CyTMA2/C2-ING-082/AR.Buenos Aires. San Justo/Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programable | spa |
| dc.rights | info:eu-repo/semantics/openAccess | spa |
| dc.rights | https://creativecommons.org/licenses/by/2.5/ar/ | spa |
| dc.subject | SOPORTE LOGICO | spa |
| dc.subject | ANALISIS DE DATOS | spa |
| dc.subject | LENGUAJES DE PROGRAMACION | spa |
| dc.subject | MODELADO DE DATOS | spa |
| dc.title | Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programable | spa |
| dc.type | info:eu-repo/semantics/report | spa |
| dc.type | info:ar-repo/semantics/informe técnico | spa |
| dc.type | info:eu-repo/semantics/acceptedVersion | spa |
| Aparece en las colecciones: | Investigaciones | |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programable.pdf | 8.82 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.