1. Repositorio CYT
  2. Ingeniería
  3. Investigaciones
Veuillez utiliser cette adresse pour citer ce document : http://repositoriocyt.unlam.edu.ar/handle/123456789/2019
Affichage complet
Élément Dublin CoreValeurLangue
dc.rights.licenseLicencia Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5 AR)spa
dc.contributorMaidana, Carlos Eduardospa
dc.creatorMaidana, Carlos Eduardospa
dc.creatorGho, Edgardo Albertospa
dc.creatorHnatiuk, Jair Ezequielspa
dc.creatorRodríguez, Carlos Albertospa
dc.creatorFiter, Jorge Antoniospa
dc.date2022spa
dc.date.accessioned2024-06-28T21:59:53Z-
dc.date.available2024-06-28T21:59:53Z-
dc.identifierhttps://ror.org/01bmj8t37spa
dc.identifier.citationMaidana. C. E., Gho, G. A., Hnatiuk, J. E., Rodríguez, C. A., Fiter, J. A. (2022). Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programable (Informe C2-ING-082). Universidad Nacional de La Matanza. http://repositoriocyt.unlam.edu.ar/handle/123456789/2019spa
dc.identifier.urihttp://repositoriocyt.unlam.edu.ar/handle/123456789/2019spa
dc.descriptionEl presente proyecto tomó como base el conocimiento obtenido al diseñar RISC-Vp (VHDL), ya que este se pudo reimplementar como RISC-V2p (Verilog). Esta nueva versión tiene significativas mejoras, debido a que todas las instrucciones se resuelven en un tiempo fijo de cuatro ciclos. Esto deja abierta la posibilidad de implementar técnicas de pipelining sobre el mismo de ser necesario. El diseño no solo puede ser simulado con herramientas de lógica programable, como era el caso de RISC-Vp (VHDL), sino que puede ejecutarse sobre silicio. Los ensayos se realizaron sobre el kit de desarrollo Digilent ARTY A7-35.spa
dc.descriptionFil: Maidana, Carlos Eduardo. Universidad Nacional de La Matanza; Argentina.spa
dc.descriptionFil: Gho, Edgardo Alberto. Universidad Nacional de La Matanza; Argentina.spa
dc.descriptionFil: Hnatiuk, Jair Ezequiel. Universidad Nacional de La Matanza; Argentina.spa
dc.descriptionFil: Rodríguez, Carlos Alberto. Universidad Nacional de La Matanza; Argentina.spa
dc.descriptionFil: Fiter, Jorge Antonio. Universidad Nacional de La Matanza; Argentina.spa
dc.formatapplication/pdfspa
dc.format.extent106 p.spa
dc.languagespaspa
dc.publisherUniversidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicasspa
dc.relationinfo:eu-repo/grantAgreement/UNLaM/CyTMA2/C2-ING-082/AR.Buenos Aires. San Justo/Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programablespa
dc.rightsinfo:eu-repo/semantics/openAccessspa
dc.rightshttps://creativecommons.org/licenses/by/2.5/ar/spa
dc.subjectSOPORTE LOGICOspa
dc.subjectANALISIS DE DATOSspa
dc.subjectLENGUAJES DE PROGRAMACIONspa
dc.subjectMODELADO DE DATOSspa
dc.titleImplementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programablespa
dc.typeinfo:eu-repo/semantics/reportspa
dc.typeinfo:ar-repo/semantics/informe técnicospa
dc.typeinfo:eu-repo/semantics/acceptedVersionspa
Collection(s) :Investigaciones

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
Implementación de la expansión de un procesador RISC-Vp en un entorno de desarrollo de lógica programable.pdf8.82 MBAdobe PDFVoir/Ouvrir
Affichage abbrégé


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.