Por favor, use este identificador para citar o enlazar este ítem:
http://repositoriocyt.unlam.edu.ar/handle/123456789/585
Autor(es): | Roca, José Luis Juliá, Ricardo Oscar Serra, Ariel Miguel |
Título: | Evaluación de la Confiabilidad de FPGAs |
Director(es): | Roca, José Luís |
Descriptores y temas: | ELECTRONICA DISPOSITIVOS ELECTRONICOS |
Editor: | Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas |
Referencia sugerida: | Roca, J. L., Juliá, R. O., Serra, A. M. (2015). Evaluación de la Confiabilidad de FPGAs [Archivo PDF]. San Justo: Universidad Nacional de La Matanza. Recuperado de http://repositoriocyt.unlam.edu.ar/handle/123456789/585 |
Resumen y filiaciones: | Los beneficios que ha promovido el uso de las así denominadas FPGAs (del ingles “Field Programmable Gate Arrays”) ha dado lugar a un amplio espectro de utilización que va desde productos de consumo masivo a astronáutica. Esta diversidad exige de algún modo la necesidad de evaluar su comportamiento a lo largo del tiempo, esto es su confiabilidad, principalmente debido a su susceptibilidad a presentar errores de software o programación, debido a la alta densidad de celdas embebidas. La evaluación de la confiabilidad es un paso importante a la hora de diseñar sistemas altamente confiables, que se traduce en una fuerte ventaja competitiva en el mercado actual. Es así que el análisis de confiabilidad de circuitos digitales se esta convirtiendo en una característica importante en el proceso de diseño de sistemas de escala manométrica. Comprender las relaciones entre la estructura del circuito y su confiabilidad permite al diseñador implementar y de hecho, tomar alguna decisión que mejore el mismo diseño preliminar. El presente trabajo presenta un modelo probabilístico sobre estructuras lógicas propias de las FPGAs, esto es sobre los distintos CLBs (Complex Logic Blocks), usualmente constituidos LUTs (Look-up Tables) y Biestables (Flip-Flop) interconectados vía PSMs (Programmable Switch Matrix) y IOBs (Input-output Blocks). Tomando como base de evaluación, los modelos de circuitos lógicos propuestos en varias publicaciones (Reliability Evaluation of Logic Circuits”, Microelectronics & Reliability, Vol. 25, Nº 2, pp.257-260, Pergamon Press Ltd.) por el director del presente proyecto y ampliando estos conceptos a nivel de sistema, se propone investigar y analizar la posibilidad de utilizar esta metodología en la evaluación de la confiabilidad de las estructuras emergentes de la utilización de FPGAs en desarrollos electrónicos. Asimismo poner como objetivo analizar y estudiar la interrelación entre lenguajes de programación HDL (Hardware Description Language) y las estructuras emergentes de la modelización propuesta. Fil: Roca, José Luis. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. Fil: Juliá, Ricardo Oscar. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. Fil: Serra, Ariel Miguel. Universidad Nacional de La Matanza. Departamento de Ingeniería e Investigaciones Tecnológicas; Argentina. |
URI: | http://repositoriocyt.unlam.edu.ar/handle/123456789/585 |
Aparece en las colecciones: | Investigaciones |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
Evaluación de la Confiabilidad de FPGAs.pdf | 6.33 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.